岗位描述:
参与ASIC数字后端设计相关工作,包括
n Logic synthesis,
n Timing analysis/closure,
n Place and Route
n Clock tree synthesis
n DFT logic,pattern generation,sign-off
n Floor planning,
n PI/SI 分析
n Physical Verification(DRC/LVS/Antenna)
任职要求: (一项或多项):
- 光电、通信、电子、计算机等相关专业优先
- 熟悉逻辑综合,P&R ,STA相关EDA工具
- 熟悉shell/Perl/TCL/Python等脚本语言进行自动化脚本编写
- 具备Physical design & verification经历优先:Layout,P&R, DRC,LVS
具有以下经验/能力优先(一项或多项):
- 混合信号芯片后端设计经历
- 高速通信芯片后端设计经历
- 低功耗高速电路后端设计经历
- Custom layout经历